반도체 정의

"반도체"라는 객체가 정의되면 일반적으로 문자 그대로 해석됩니다. "반"이라는 단어를 "반"이라는 단어와 "도체"라는 단어를 결합한 단어로 반도체는 "반 도체"를 의미하며, 반도체는 중간 형태의 도체 및 절연체인 "반 도체"를 의미합니다. 그렇다면 전류가 "절반"으로 흐른다는 것은 정확히 무엇을 의미합니까? 어떻게 하면 더 정확하게 정의할 수 있을까요?

1. 현재의 관점에서 반도체

도체와 절연체를 구별하는 기준은 "전류의 흐름"입니다. 전류가 흐르는 경우 도체이며 그렇지 않으면 절연체입니다. 그렇다면 반도체에서 도체와 절연체 사이의 개념으로 얼마나 많은 전류가 흘러야 할까요? 10 [A] 또는 10 [mA]? 10 [nA] 또는 10 [pA]? 아무도 이것에 대한 올바른 답을 줄 수 없습니다. '전류가 반으로 흐르는다'는 의미는 문학적 수사일 뿐 과학적으로 정의되지 않기 때문이다.

그럼에도 불구하고 "흐르는(ON)"과 "흐르지 않음(OFF)"과 같은 이분법은 문자 그대로나 과학적으로 의미가 있으므로 도체와 절연체를 정의하는 것이 합리적입니다. 이런 의미에서 반도체는 '흐르는(ON)'범주에 포함되므로 '도체'로 간주해야 한다. 따라서, 현재의 관점에서, 반도체는 도체의 범주에 포함될 것입니다. 그렇다면 반도체와 도체를 구별하는 이유는 무엇일까요?

그 이유는 도체, 반도체 및 절연체를 구별할 때 "재료 특성"의 영향이 물체의 특성이나 작업의 영향보다 크다는 것입니다. 지구 상의 재료 들 중, 특히 순수한 게르마늄과 실리콘, 그룹 14 요소, 절연 재료; 그러나, 그룹(13 또는 Group 15 원소)이 그룹 14 소자와 화학적으로 혼합(doped)되고 그룹 14 원소(원자 및 바깥쪽 전자 공유)와 결합될 때, 전도도(σ)가 증가한다. 즉, 전기가 통과할 수 없는 정도를 의미하는 저항성(θ)은 그에 따라 감소합니다. 도핑 농도를 동시에 자유롭게 관리하면서 전류의 양을 원하는 대로 제어할 수 있는 획기적인 기술 혁신을 의미합니다. 이처럼 반도체의 매력은 순수 실리콘 절연체를 도핑(확산 또는 이온 이식 방법)을 통해 전도성 재료로 변환한다는 것입니다.

이때, 전도도 또는 저항성은 도핑량에 따라 결정되며, 상기 물질은 절연재료보다 낮고 전도성 물질보다 더 높은 매체 저항값을 갖는 것을 반도체라고 한다. 이 물질은 기판(N형/P형 기판), 우물(N형/P형), 소스/드레인 단자(N형/P형), 폴리 게이트 단자 및 기타 마이너 레이어와 같은 다양한 유형이 있습니다. 반도체는 경우에 따라 전도성 물체 또는 절연 물체로 사용됩니다. 이러한 이유로 반도체를 "반도체"로 사용되는 재료로 정의하는 것은 다소 모호합니다. 3~4년 전부터 3D-NAND에 전자를 국한(저장) 할 때 반도체의 개념을 가진 CTF라는 물질이 사용되기도 하지만, 이러한 경우를 제외하고는 반도체가 도체 또는 절연체 역할을 합니다.

3. 도체, 반도체 및 절연체를 구별하기 위한 저항성

반도체는 많은 변수와 상수에 의해 표현 및 분류될 수 있지만, 재료 특성을 절연체 나 도체와 구별할 때 상수로 표현하는 것이 편리합니다. 반도체에서 고려되는 반도체, 전도도, 허용도 또는 투과성을 설명하는 다양한 상수 중 전기 또는 자기 특성이 변수(전기장 또는 자기장의 강도와 같은 변수)를입력하여 도출되어야 한다는 점에서 복잡하다.

그러나 저항성

4. 반도체란 무엇입니까?

결론적으로, 반도체는 물질의 저항상 수상이 약 10^-4 ~10^2 Ω⋅m로 맞힌 물체로, 그룹 13 또는 그룹(15)의 불순물 원소에 의해, 절연재료이다. 이 도핑 방법은 각 재료 또는 레이어가 자체 상수를 가질 수 있도록 하여 비 메모리 및 메모리 장치의 저항도 또는 전도도 상수를 결정합니다. 전하는 이러한 상수의 값에 의해 미리 계산된 범위에 따라 쉽게 또는 거의 움직이지 않으며, 이는 전자를 포획하거나 저장하는 능력에도 영향을 미칩니다. 메모리 장치는 또한 유전체 상수(비례 전하 축적) 또는 투과성 상수(비례 자기 플럭스 밀도)의 영향을 받습니다.

따라서, DRAM의 커패시터에 포획된 배수 전류의 양과 NAND의 부동 게이트는 저항도, 전도도, 허용도 및 투과성이라는 네 개의 상수를 조정하여 결정된다. 또한, 포획 또는 흐르는 전자에 대한 외부 전류 흐름의 영향을 최소화해야 한다(그에 따라 구조 또는 물질을 값으로 계산하고 변화시킴으로써, 전자의 흐름과 전자의 수가 급격한 변화를 경험하지 못하도록 한다). 결국, 층의 재료를 변화시키는 도핑 및 구조 형태의 양을 조정함으로써, 네 상수는 적절한 값을 가지므로 반도체를 결합하여 제조된 장치가 ON/OFF의 기능을 제대로 수행할 수 있다.

절연체에는 산화 재료, 질화물 재료 및 실리콘 기반 재료 (갈륨 아르세니 드 반도체 등)와 같은 다양한 재료가 있습니다. 그중에서도 순수 실리콘 소재의 절연체에 도핑을 통해 원하는 전도성을 가진 재료로 만든 반도체가 대표적이다. 도핑이 수행되면 도핑 금액이 변경되지 않으며"저항성"값은 그에 따라 역 비율로 고정됩니다. 요컨대, 반도체는 절연 실리콘에서 그룹 13 또는 그룹 15의 불순물을 도핑함으로써 저항 값이 변경된 도체로서 설명될 수 있다. 반도체는 반도체가 없습니다. 금이 아닌 소재를 금으로 변환하는 연금술은 오랜 시간 동안 수많은 시도에도 불구하고 결국 실패했지만, 20 세기의 변형된 연금술은 도핑 반도체의 탄생에 성공했다고 할 수 있습니다.

반도체 메모리의 밀도, 비용 및 마케팅

반도체 메모리 기술과 비즈니스의 핵심은 '밀도 확대'입니다. 즉, 반도체에는 정보를 배포하거나 포함하는 단위인 비트가 많이 포함되어 있습니다. 속도와 신뢰성을 포함하여 반도체 메모리의 수요 측면에 다양한 요구 사항이 있지만 저장 공간에 대한 수요가 가장 높습니다.

밀도가 높으면 저장 용량이 향상되어 반도체가 더 비싸다고 생각할 것입니다. 그러나 반도체 메모리 칩의 가격은 밀도에 비례하지 않습니다. 사실, 밀도와는 무관하거나 미국 달러 1달러에서 8달러로 크게 상승합니다. 적응에 실패한 전 세계 약 40개 주요 기업이 뒤처졌습니다. 그리고 DRAM과 NAND를 각각 생산하는 3~4개 기업만이 살아남았고, 지난 10년간 글로벌 시장을 누비고 있습니다.

그렇다면 메모리 밀도와 반도체 제품 비용 사이에는 어떤 상관관계가 있을까요? 그리고 이러한 요인들은 메모리 반도체 시장에 어떤 영향을 미칩니까?

1. 반도체 메모리 밀도 증가 법, 10년 동안 약 1,000배(210회)

반도체 기억의 밀도는 1970년대 1 Kbit DRAM에서 시작되어 10년마다 약 1,000배(210회) 증가하는 추세를 보였습니다. 1980년대는 메가비트의 시대였고, 1990년대와 2000년대는 메가비트가 기가비트로 증가한 시기였습니다.

그러나, 메모리에 실제 밀도의 진정한 승자는 NAND, 초기에 등장 2000. 처음에는 NAND의 초기 단계에서 용량이 1 Gbit 미만인 SLC 제품 또는 128 Mbit(메가:20)및 256 Mbit의 제품이 시장에 나타났습니다. 10 년 후, MLC 제품은 용량의 약 1,000 배, 또는 64 Gbit (기가 : 230)및 128 Gbit의 제품이 주류가 되었습니다. 최근 2020년대 초반, Gbit의 1,000배에 달 하는 테라비트(240)의 TLC 제품이 주류 제품이 되기 시작했습니다.

이는 10~15년 동안 NAND 밀도가 약 1,000배 증가하는 추세를 보여줍니다. 이러한 추세에 따라 테라비트의 1,000배에 달 하는 페타 비트(250) (QLC-NAND)의 시대는 2030년대 초에 찾아올 것입니다. 한 권의 책은 10 Mbit 미만의 영화와 약 20 Gbit의 영화를 차지하므로 1 Tbit은 평생 또는 수십 편의 영화에서 읽을 100,000 권 이상의 책을 저장할 수 있습니다.

DRAM의 경우 64 Gbit ~ 128 Gbit 제품(DDR5)이 최근 출시되었으며, 2020년에는 NAND 밀도의 1/100배 밀도를 유지하고 있습니다. 2030년에는 1,000배, 2040년에는 10,000배 이상의 격차가 보이면 시간이 지남에 따라 격차가 확대될 것으로 예상됩니다.

2. 밀도 극대화 및 칩 표면적 최소화 → 선도 가격

공급업체는 칩당 밀도를 늘리거나 웨이퍼의 칩 수를 최대로 늘려 반도체의 판매 가격이나 단가를 낮추는 데 주력합니다. 칩당 밀도를 높이는 목적은 칩에 가능한 한 많은 데이터를 저장해야 하는 수요뿐만 아니라 고객이 반도체에서 지속적인 비용을 절감하기 때문입니다. 한편, 웨이퍼 또는 Net Die에서 칩 수를 늘리는 이유는 공급업체가 시장 수요에 관계없이 비용 절감을 달성하기를 원하기 때문입니다. 즉, 밀도가 높은 사양은 공급업체와 수요자 모두의 공통 관심사에 부합하며, 칩이나 순 다이의 증가는 순전히 공급업체의 이익에 기여합니다.

여기서 공급업체는 칩당 밀도와 웨이퍼당 순 다이 밀도를 증가하여 두 가지 요구(고밀도, 비용 절감)를 동시에 충족시키는 동시에 수익을 낮춥니다. 이는 반도체 '치킨게임'이 수익성을 낮추는 전략을 채택하고 시장 점유율을 높이는 전략을 채택함으로써 시장의 경쟁자들을 압도하기 위한 것이다. 이 경우 공급업체는 이익을 얻는 환경을 조성해야 하지만 경쟁업체는 손실을 초래합니다. 이는 공급업체의 비용과 경쟁업체의 비용 사이에 상당한 차이가 있을 때만 가능합니다.

비용 경쟁에서 승리하는 공급 업체는 가격 책정에서 지배적인 위치를 얻을 수 있으므로 공급 업체는 기술 및 판매 조건을 포함한 모든 기능을 동원하고 글로벌 시장 점유율을 높이기 위한 저비용 정책을 추구합니다. 이 계속되면 경쟁업체는 이익 구조를 개선하지 못하고 필연적으로 시장에서 쫓겨나게 됩니다. 예를 들어, 전 글로벌 DRAM 반도체 회사인 엘피다 메모리(Elpida Memory)와 독일 기업 인피니언은 치킨 게임에서 손실을 입었으며, DRAM 사업을 매각하거나 국내에서 회사를 되살리기 위해 많은 노력을 기울였음에도 불구하고 시장에서 물러났습니다.

2-1. 밀도 극대화 → 비트의 생산 당 낮은 비용을 형성

일반적으로 밀도가 높아지는 것은 신제품을 계획하고, 장치 기술을 기반으로 설계하고, 그에 따라 기능과 신뢰성을 완료하는 것입니다. 밀도를 높이려면 약간 큰 칩 크기로 이어지거나 전자적으로 비트 수를 늘리더라도 셀 수를 물리적으로 늘려야 합니다. 반도체에서 물리적 세포는 트랜지스터(TR)를 참조하므로 TR을 작게 만들거나 TR을 연결하는 회로 선의 폭을 최소화해야 합니다. 이는 반도체 메모리에서 종래의 스케일링의 몇 가지 예이며 DRAM 및 NAND를 포함한 모든 기억에 적용할 수 있습니다.

비트의 수를 증가시킴으로써 제조하는 것은 특정 크기의 세포 내 전자의 저장 용량 수준에 따라 분화되는 방법이다. 이것은 물리적인 방법이 아니므로 TR 또는 회로 선폭의 크기와 관련이 없습니다. 물리적 셀 내에서 비트 수를 늘리는 것은 NAND에 적용되는 옵션일 뿐입니다. 현재 주요 NAND 제품은 셀당 3비트의 정보를 저장할 수 있습니다(트리플 레벨 셀, TLC). 셀당 1비트를 저장하는 DRAM은 물리적 인 방법을 통해 비트다 비용을 절감해야하며 셀당 3 비트 NAND는 물리적 및 전자 적 방법을 모두 사용할 수 있습니다. 따라서 메모리 밀도 의 개발에 주도적인 역할은 DRAM에서 NAND로 이전되었습니다. 여러 가지 이유로 DRAM은 비트당 비용 측면에서 NAND의 10배 이상의 비용이 듭니다.

제품의 밀도가 높아지면 제품의 가격도 올라갑니다. 그러나 증분 가격 인상은 증분 밀도 증가보다 작습니다. 따라서 가격이 1.5배 올라가더라도 밀도가 4배(2~4배) 증가하므로 수요가 2.5배 이상 증가합니다. 즉, 새로운 반도체 제품이 높은 가격으로 제공되더라도 증분 가격 인상보다 밀도가 높아져 수요자에게 유익을 주며 비트당 낮은 가격을 형성하여 협력업체에 유리한 구조를 조성합니다. 그러나 실제로 밀도 증가는 다른 변수와 함께 칩 크기가 커진다. 그리고 출시 가격은 계획 단계와 달리 출시 시기와 같은 시장 변수에 따라 달라질 수 있습니다.

2-2. 칩 크기 최소화 → 칩 생산당 저렴한 비용 형성

웨이퍼당 칩 수를 늘리려면 칩의 표면적을 물리적으로 최소화해야 합니다. 이를 위해서는 회로 선의 폭을 줄이거나 칩 크기를 줄이기 위해 셀 효율을 극대화해야 합니다. 그러나 회로의 선폭을 좁히는 것은 장치(TR)의 신뢰성과 기능을 취약하게 만듭니다. 따라서, 설계 규칙은 셀 크기를 작게 만드는 데 한계가 있기 때문에 칩 수를 늘리기 위한 최적의 설계 요구 사항을 찾는 것입니다.

설계 규칙은 좁은 의미에서 설계의 전기적 특성을 보장하면서 도체 라인 폭과 컨덕터 라인 사이의 물리적 공간에 대한 최적의 조건의 레이아웃을 말합니다. 그러나, 더 넓은 의미에서, 설계 규칙은 공정 상태, 물리적 형태의 패키지 및 허용된 전기 상태를 포함하여 다양한 요인에 대한 최적의 조건을 설정하는 것을 말합니다. 웨이퍼당 칩 수를 최대화하면 시트당 웨이퍼 가격이 상승하여 궁극적으로 공급업체가 칩당 비용을 절감할 수 있습니다.

3. IDM 기업의 상승과 하락

1970년 인텔을 시작으로 반도체 메모리 사업은 수익성 높은 사업으로 여겨졌습니다. 약 20개의 미국 전자 회사가 사업에 진출하여 미국 주도의 산업으로 만들었습니다. 1980년대에는 히타치가 이끄는 일본의 약 10개 글로벌 전자 기업도 시장에 진출하여 반도체 산업이 호황을 누리고 있습니다. 이후 반도체 열풍이 한국으로 확산되어 삼성전자, SK하이닉스(구 현대전자), LG 반도체의 3 기둥 구조를 구축했다. 반도체는 SGS-톰슨 마이크로일렉트로닉스를 포함한 유럽 내 약 10개 ITC 기업들에게도 좋은 사업이 되었습니다. 그 결과 1970년대부터 1990년대까지 약 40개 기업이 시장에 진출했지만, 비용 절감 전쟁으로 10년마다 약 10개 기업이 사라졌습니다. 업계에서 두 번의 치열한 치킨 게임 이후에 한때 뛰어난 기술력으로 뛰어난 기업들이 시장에서 사라졌습니다. 현재 DRAM IDM 기업(삼성전자, SK하이닉스, 마이크론) 3개 사와 4개의 낸드 IDM(삼성전자, SK하이닉스, 키 오시아, 마이크론) 등 4개 사가 위상과 입지를 공고히 하고 있다.

밀도를 높이고 비용을 낮추는 데 오늘날 도입된 것 이외의 몇 가지 옵션이 있습니다. 2D에서 3D로 진화하고, EUV 및 새로운 처리 방법을 적용하고, 셀당 비트(NAND), TSV(DRAM) 및 4D와 같은 구조적 개선을 포함한 조치가 다각적인 접근 방식으로 이루어집니다. PCRAM, MRAM, ReRAM 및 NAND의 콘셉트를 기반으로 한 다른 유형의 신제품이 차세대 추억으로 기여할 것으로 예상됩니다. 비용 절감을 통한 제품 가격 균형을 맞추는 전략은 수요가 유리한 시장에서 언제든지 나타날 수 있으며, 공급업체는 어려운 환경을 경쟁업체를 크게 능가할 수 있는 기회로 활용할 수 있습니다.